Propietats del producte:
TIPUS | DESCRIURE |
categoria | Circuit integrat (IC) Incrustat Sistema en xip (SoC) |
fabricant | AMD Xilinx |
sèrie | Zynq®-7000 |
paquet | safata |
Estat del producte | En venda |
estructura | MCU, FPGA |
Processador central | ARM® Cortex®-A9 MPCore™ de doble nucli amb CoreSight™ |
Mida de la memòria flaix | - |
Mida de la memòria RAM | 256 KB |
dispositiu perifèric | DMA |
Capacitat de connexió | CANbus, EBI/EMI, Ethernet, IC, MMC/SD/SDIO, SPI, UART/USART, USB OTG |
velocitat | 667 MHz |
Principals atributs | Artix™-7 FPGA, unitat lògica de 85K |
Temperatura de treball | -40 °C ~ 100 °C (TJ) |
Paquet/habitatge | 484-LFBGA,CSPBGA |
Paquet de dispositius del proveïdor | 484-CSPBGA(19x19) |
Número d'E/S | 130 |
Número bàsic de producte | XC7Z020 |
Classificació ambiental i exportació:
ATRIBUT | DESCRIURE |
Estat RoHS | Complir amb l'especificació ROHS3 |
Nivell de sensibilitat a la humitat (MSL) | 3 (168 hores) |
Estat REACH | Productes no REACH |
ECCN | 3A991D |
HTSUS | 8542.39.0001 |
Zynq-7000 SoC Arquitectura de primera generació:
La família Zynq®-7000 es basa en l'arquitectura Xilinx SoC.Aquests productes integren un sistema de processament (PS) basat en ARM® Cortex™-A9 de doble nucli o nucli ric en funcions i lògica programable (PL) Xilinx de 28 nm en un sol dispositiu.Les CPU ARM Cortex-A9 són el cor del PS i també inclouen memòria en xip, interfícies de memòria externa i un ric conjunt d'interfícies de connectivitat perifèriques.Sistema de processament (PS) Unitat de processador d'aplicacions (APU) ARM Cortex-A9 • 2,5 DMIPS/MHz per CPU • Freqüència de la CPU: fins a 1 GHz • Suport multiprocessador coherent • Arquitectura ARMv7-A • Seguretat TrustZone® • Instrucció Thumb®-2 conjunt • Arquitectura d'entorn d'execució de Jazelle® RCT • Motor de processament de mitjans NEON™ • Unitat de punt flotant vectorial de precisió simple i doble (VFPU) • CoreSight™ i Macrocell de seguiment de programa (PTM) • Temporitzador i interrupcions • Tres temporitzadors de control • Un temporitzador global • Dos comptadors de triple temporitzador Memòries cau • 32 KB de nivell 1 d'instrucció associativa de 4 vies i memòria cau de dades (independent per a cada CPU) • 512 KB de memòria cau de nivell 2 associativa de 8 vies (compartida entre les CPU) • Compatibilitat amb paritat de bytes Memòria al xip • ROM d'arrencada al xip • 256 KB de RAM al xip (OCM) • Compatibilitat amb paritat de bytes Interfícies de memòria externa • Controlador de memòria dinàmica multiprotocol • Interfícies de 16 o 32 bits a DDR3, DDR3L, DDR2 o Memòries LPDDR2 • Suport ECC en mode de 16 bits • 1 GB d'espai d'adreces mitjançant singrang de fitxers de memòries de 8, 16 o 32 bits d'ample • Interfícies de memòria estàtica • Bus de dades SRAM de 8 bits amb suport de fins a 64 MB • Suport de flash NOR paral·lel • Suport de flash ONFI1.0 NAND (ECC d'1 bit ) • Controlador DMA de 8 canals SPI d'1 bit, SPI de 2 bits, SPI de 4 bits (quad-SPI) o dos de quatre SPI (8 bits) sèrie NOR flash Controlador DMA de 8 canals • Memòria a memòria, memòria a -Perifèrics, perifèrics a memòria i transaccions de recollida dispersa. Perifèrics i interfícies d'E/S • Dos perifèrics Ethernet MAC de tres velocitats 10/100/1000 amb suport IEEE Std 802.3 i IEEE Std 1588 revisió 2.0 • Scatter-gather DMA capacitat • Reconeixement de 1588 rev.2 marcs PTP • Interfícies GMII, RGMII i SGMII • Dos perifèrics USB 2.0 OTG, cadascun admet fins a 12 punts finals • Nucli IP del dispositiu compatible amb USB 2.0 • Admet en moviment, alta velocitat, velocitat completa i baixa velocitat. modes de velocitat • Amfitrió USB compatible amb Intel EHCI • Interfície PHY externa ULPI de 8 bits • Dues interfícies de bus CAN complets compatibles amb CAN 2.0B • Compatible amb els estàndards CAN 2.0-A i CAN 2.0-B i ISO 118981-1 • Interfície PHY externa • Dues SD Controladors compatibles amb /SDIO 2.0/MMC3.31 • Dos ports SPI full-duplex amb tres seleccions de xips perifèrics • Dos UART d'alta velocitat (fins a 1 Mb/s) • Dues interfícies I2C mestre i esclau • GPIO amb quatre bancs de 32 bits , dels quals es poden utilitzar fins a 54 bits amb la PS I/O (un banc de 32b i un banc de 22b) i fins a 64 bits (fins a dos bancs de 32b) connectats a la lògica programable • Fins a 54 flexibles E/S multiplexada (MIO) per a assignacions de pins perifèrics Interconnexió • Connectivitat d'ample de banda elevat dins de PS i entre PS i PL • Basat en ARM AMBA® AXI • Suport de QoS en crítiquesl mestres per a latència i banda.