propietats del producte:
| TIPUS | DESCRIURE |
| categoria | Circuit integrat (IC) Incrustat - Microcontroladors |
| fabricant | NXP USA Inc. |
| sèrie | MPC56xx Qorivva |
| paquet | safata |
| estat del producte | en estoc |
| processador central | e200z0h |
| Especificació del nucli | Nucli únic de 32 bits |
| velocitat | 64 MHz |
| Connectivitat | CANbus, FlexRay, LINbus, SPI, UART/USART |
| Perifèrics | DMA ， POR ， PWM ， WDT |
| Nombre d'E/S | 108 |
| Capacitat d'emmagatzematge del programa | 512 KB（512K x 8） |
| Tipus de memòria del programa | flaix |
| Capacitat EEPROM | 64K x 8 |
| Mida de la memòria RAM | 40K x 8 |
| Tensió: font d'alimentació (Vcc/Vdd) | 3 V ~ 5,5 V |
| convertidor de dades | A/D 30x10b |
| Tipus d'oscil·lador | intern |
| Temperatura de funcionament | -40 °C ~ 125 °C (TA) |
| tipus d'instal·lació | Tipus de muntatge en superfície |
| Paquet / Tancament | 144-LQFP |
| Embalatge del dispositiu del proveïdor | 144-LQFP（20x20） |
| Número bàsic de producte | SPC5604 |
Classificació ambiental i exportació:
| ATRIBUTS | DESCRIURE |
| Estat RoHS | Compleix amb l'especificació ROHS3 |
| Nivell de sensibilitat a la humitat (MSL) | 3 (168 hores) |
| Estat REACH | Productes no REACH |
| ESCAPAR | 3A991A2 |
| HTSUS | 8542.31.0001 |
Resum del bloc de la sèrie MPC5604P:
Funció de bloc
Convertidor analògic a digital (ADC) Convertidor analògic a digital multicanal de 10 bits
Mòdul d'ajuda a l'arrencada (BAM) Bloc de memòria de només lectura que conté codi VLE que s'executa segons
el mode d'arrencada del dispositiu
Mòdul de generació de rellotges
(MC_CGM)
Proporciona la lògica i el control necessaris per a la generació del sistema i perifèrics
rellotges
Xarxa d'àrea del controlador (FlexCAN) Admet el protocol de comunicacions CAN estàndard
Unitat d'activació creuada (CTU) Permet la sincronització de conversions ADC amb un esdeveniment de temporitzador des de l'eMIOS
o del PIT
Crossbar Switch (XBAR) Admet connexions simultànies entre dos ports mestres i tres esclaus
ports;admet una amplada de bus d'adreces de 32 bits i una amplada de bus de dades de 32 bits
Comprovació de redundància cíclica (CRC) Generador de suma de comprovació CRC
Interfície perifèrica sèrie deserial
(DSPI)
Proporciona una interfície sèrie síncrona per a la comunicació amb dispositius externs
Accés directe a la memòria millorat
(eDMA)
Realitza transferències de dades complexes amb una intervenció mínima d'un processador amfitrió
mitjançant “n” canals programables
Temporitzador millorat (eTimer) Proporciona un recompte de mòduls programable millorat amunt/avall
Mòdul d'estat de correcció d'errors
(ECSM)
Proporciona una infinitat de funcions de control diverses per al dispositiu, incloses
informació visible al programa sobre els nivells de configuració i revisió, un restabliment
registre d'estat, control de despertador per sortir dels modes de repòs i funcions opcionals
com ara informació sobre errors de memòria reportats pels codis de correcció d'errors
Oscil·lador extern (XOSC) Proporciona un rellotge de sortida utilitzat com a referència d'entrada per a FMPLL_0 o com a referència
rellotge per a mòduls específics en funció de les necessitats del sistema
Unitat de recollida d'errors (FCU) Proporciona seguretat funcional al dispositiu
Memòria flaix Proporciona emmagatzematge no volàtil per al codi del programa, constants i variables
Modulació de freqüència
bucle bloquejat en fase (FMPLL)
Genera rellotges de sistema d'alta velocitat i admet freqüència programable
modulació
Controlador d'interrupcions (INTC) Proporciona una programació preventiva basada en prioritats de sol·licituds d'interrupció
Controlador JTAG Proporciona els mitjans per provar la funcionalitat i la connectivitat del xip mentre es manté
transparent a la lògica del sistema quan no està en mode de prova
Controlador LINFlex Gestiona un gran nombre de missatges LIN (protocol de xarxa d'interconnexió local).
eficient amb una càrrega mínima a la CPU
Mòdul d'entrada de mode (MC_ME) Proporciona un mecanisme per controlar el mode i el mode operatiu del dispositiu
seqüències de transició en tots els estats funcionals;també gestiona la unitat de control de potència,
el mòdul de generació de reinici i el mòdul de generació de rellotge, i conté el
registres de configuració, control i estat accessibles per a les aplicacions
Temporitzador d'interrupció periòdica (PIT) Produeix interrupcions i disparadors periòdics
Pont perifèric (PBRIDGE) Interfície entre el bus del sistema i els perifèrics en xip
Unitat de control d'energia (MC_PCU) Redueix el consum total d'energia desconnectant parts del dispositiu
des de la font d'alimentació mitjançant un dispositiu de commutació d'alimentació;components del dispositiu són
agrupats en seccions anomenades "dominis de potència" que són controlades per la PCU
