propietats del producte:
| TIPUS | DESCRIURE |
| categoria | Circuit integrat (IC) Incrustat - Microcontroladors |
| fabricant | NXP USA Inc. |
| sèrie | MPC56xx Qorivva |
| paquet | safata |
| estat del producte | en estoc |
| processador central | e200z0h |
| Especificació del nucli | Nucli únic de 32 bits |
| velocitat | 64 MHz |
| Connectivitat | CANbus，I²C，LIN，SCI，SPI |
| Perifèrics | DMA ， POR ， PWM ， WDT |
| Nombre d'E/S | 79 |
| Capacitat d'emmagatzematge del programa | 512 KB（512K x 8） |
| Tipus de memòria del programa | flaix |
| Capacitat EEPROM | 64K x 8 |
| Mida de la memòria RAM | 32K x 8 |
| Tensió: font d'alimentació (Vcc/Vdd) | 3 V ~ 5,5 V |
| convertidor de dades | A/D 28x10b |
| Tipus d'oscil·lador | intern |
| Temperatura de funcionament | -40 °C ~ 85 °C (TA) |
| tipus d'instal·lació | Tipus de muntatge en superfície |
| Paquet / Tancament | 100-LQFP |
| Embalatge del dispositiu del proveïdor | 100-LQFP（14x14） |
| Número bàsic de producte | SPC5604 |
Classificació ambiental i exportació:
| ATRIBUTS | DESCRIURE |
| Estat RoHS | Compleix amb l'especificació ROHS3 |
| Nivell de sensibilitat a la humitat (MSL) | 3 (168 hores) |
| Estat REACH | Productes no REACH |
| ESCAPAR | 3A991A2 |
| HTSUS | 8542.31.0001 |
Característiques:
• Edició única, complex de nucli de CPU de 32 bits (e200z0)
– Complint amb el Power Architecture® integrat
categoria
– Inclou una millora del conjunt d'instruccions que permet
codificació de longitud variable (VLE) per a la petjada de la mida del codi
reducció.Amb la codificació opcional de 16 bits mixt
i instruccions de 32 bits, és possible aconseguir-ho
reducció significativa de la petjada de la mida del codi.
• Flash de codi en xip de fins a 512 KB compatible amb el flash
controlador i ECC
• Memòria flash de dades en xip de 64 (4 × 16) KB amb ECC
• Fins a 48 KB de SRAM en xip amb ECC
• Unitat de protecció de memòria (MPU) amb 8 descriptors de regió
i granularitat de la regió de 32 bytes
• Controlador d'interrupció (INTC) amb 148 vectors d'interrupció,
incloent 16 fonts d'interrupció externes i 18 externes
fonts d'interrupció/despertador
• Bucle de bloqueig de fase modulat per freqüència (FMPLL)
• Arquitectura de commutador de barra transversal per a l'accés simultània
perifèrics, memòria flash o RAM de múltiples busos
mestres
• El mòdul d'ajuda a l'arrencada (BAM) admet flash intern
programació mitjançant un enllaç sèrie (CAN o SCI)
• El temporitzador admet canals d'entrada/sortida que ofereixen un rang de
Captura d'entrada de 16 bits, comparació de sortida i amplada de pols
funcions de modulació (eMIOS-lite)
• Convertidor analògic a digital (ADC) de 10 bits
• 3 mòduls d'interfície perifèrica sèrie (DSPI).
• Fins a 4 interfícies de comunicació en sèrie (LINFlex)
Mòduls
• Fins a 6 mòduls CAN complets millorats (FlexCAN) amb
buffers configurables
• 1 mòdul d'interfície de comunicació inter IC (I2C).
• Admeten fins a 123 pins de propòsit general configurables
operacions d'entrada i sortida (depenent del paquet)
• Comptador en temps real (RTC) amb font de rellotge a partir de 128 kHz
o oscil·lador RC intern de 16 MHz compatible amb autònoms
despertar amb una resolució d'1 ms amb un temps d'espera màxim de 2
segons
• Fins a 6 temporitzadors d'interrupció periòdica (PIT) amb comptador de 32 bits
resolució
• 1 temporitzador del mòdul del sistema (STM)
• Interfície de desenvolupament de Nexus (NDI) per IEEE-ISTO
Estàndard 5001-2003 Class Two Plus
• Proves d'escaneig de límits del dispositiu/tauler compatibles amb per
Joint Test Action Group (JTAG) de IEEE (IEEE 1149.1)
• Regulador de tensió en xip (VREG) per a la regulació de
subministrament d'entrada per a tots els nivells interns.
